早稲田大学IT機構 　
　　               home

早稲田大学ＩＴ研究機構＞プロジェクト＞終了したプロジェクト＞アドバンストチップマルチプロセッサ研究所《概要》＞活動報告

プロジェクト研究所 《活動報告》

アドバンストチップマルチプロセッサ研究所
Advanced Chip Multiprocessor Research Institute

≪  　2004  　2005  　2006  　2007  　2008  　≫  　


≪２００７年度活動報告≫

本研究所では、最先端の学（大学院生、教員）のコンパイラ技術と、産（企 業トップ研究者）の半導体技術との融合による、低消費電力高性能プロセッサ の研究開発および人材育成を行っている。

経産省NEDO大学発事業創出実用化研究開発「先進ヘテロジニアス・マルチプロセッサ」においては、ヘテロジニアスマルチコア用のプロトタイプコンパイラを開発し、ヘテロジニアスマルチコア・シミュレータ上で評価を行い、プロジェクト数値目標をクリアし、プロジェクトを成功裏に終了するとができた（プロジェクトの正規期日の２００７年６月末終了）。
経産省NEDO「リアルタイム情報家電用マルチコア」プロジェクトでは、日立・ルネサスの助成事業と早稲田への委託事業で協力しSH4Aベースの８コアマルチコアRP２開発すると共に、策定APIを用いて自動並列化を行うコンパイラの研究開発を行い、その有効性を既存マルチコア富士通FR1000,ルネサス・日立・早稲田のRP1,RP2上で評価を行った。また、APIに関してはヘテロジニアスマルチコア用の拡張 を検討した。
また、日立、ルネサス、東工大と共に経産省NEDO「情報家電用ヘテロジニアスマルチコア」プロジェクトでは、研究開発推進委員会、技術評価WGのとりまとめを行った。

・論文

  1. 笠原博徳, "情報家電用マルチコア・プロセッサ", 電気学会誌, Vol. 128, No. 3, pp.172-175, Mar. 2008
  2. Masayuki Ito, Toshihiro Hattori, Yutaka Yoshida, Kiyoshi Hayase, Tomoichi Hayashi, Osamu Nishii, Yoshihiko Yasu, Atsushi Hasegawa, Masashi Takada, Masaki Ito, Hiroyuki Mizuno, Kunio Uchiyama, Toshihiko Odaka, Jun Shirako, Masayoshi Mase, Keiji Kimura, Hironori Kasahara, "A 600MHz SoC with Compiler Power-off Control of 8 CPUs and 8 Onchip-RAMs", Proc. of International Solid State Circuits Conference (ISSCC2008), Feb. 2008. (To be appeared)
  3. Hiroaki Shikano, Masaki Ito, Kunio Uchiyama, Toshihiko Odaka, Akihiro Hayashi, Takeshi Masuura, Masayoshi Mase, Jun Shirako, Yasutaka Wada, Keiji Kimura, Hironori Kasahara, "Software-Cooperative Power-Efficient Heterogeneous Multi-Core for Media Processing", Proc. of 13th Asia and South Pacific Design Automation Conference (ASP-DAC 2008), Jan. 2008
  4. Jun Shirako, Munehiro Yoshida, Naoto Oshiyama, Yasutaka Wada, Hirofumi Nakano, Hiroaki Shikano, Keiji Kimura, Hironori Kasahara, "Performance Evaluation of Compiler Controlled Power Saving Scheme", Lecture Notes in Computer Science, Springer, Vol. 4759, pp.480-493, Jan. 2008
  5. Jun Shirako, Hironori Kasahara, Vivek Sarkar, "Language Extensions in Support of Compiler Parallelization", Proc. of The 20th International Workshop on Languages and Compilers for Parallel Computing (LCPC2007), University of Illinois at Urbana-Champaign, Siebel Center for Computer Science, Urbana, Illinois, Oct. 2007.  
  6. Masaki Ito, Takashi Todaka, Takanobu Tsunoda, Hiroshi Tanaka, Tomoyuki Kodama, Hiroaki Shikano, Masafumi Onouchi, Kunio Uchiyama, Toshihiko Odaka, Tatsuya Kamei, Ei Nagahama, Manabu Kusaoke, Yusuke Nitta, Yasutaka Wada, Keiji Kimura, Hironori Kasahara, "Heterogeneous Multiprocessor on a Chip Which Enables 54x AAC-LC Stereo Encoding", Proc. of 2007 Symposia on VLSI TEchnology and Circuits, Jun. 2007.
  7. 鹿野裕明, 鈴木裕貴, 和田康孝, 白子準, 木村啓二, 笠原博徳, "MP3エンコーダを用いたOSCARヘテロジニアスチップマルチプロセッサの性能評価", 情報処理学会論文誌コンピューティングシステム, Vol. 48, No. SIG8（ACS18), pp.141-152, May. 2007.
  8. Jun Shirako, Naoto Oshiyama, Yasutaka Wada, Hiroaki Shikano, Keiji Kimura, Hironori Kasahara, "Compiler Control Power Saving Scheme for Multi Core Processors", Lecture Notes in Computer Science, Springer, Vol. 4339, pp.362-376, May. 2007.

・招待講演

  1. Hironori Kasahara, "A Multigrain Parallelizing Compiler with Power Control for Multicore Processors", Google Headquarter, Hosted by Dr. Shih-wei Liao, 2008.2.5,10:00-11:00
  2. Hironori Kasahara, "A Multigrain Parallelizing Compiler with Power Control for Multicore Processors", Intel Headquarter, Hosted by Dr. Peng Tu, 2008.2.5,1:30-3:00
  3. 笠原 博徳, "高性能低消費電力マルチコアのための最先端並列化コンパイラ技術", VDECリフレッシュ・セミナー, 東京大学, Jan. 2008. (To be appeared)
  4. 「低消費電力・高性能マルチコアとコンパイラ技術」, 第５回Technology Link in W.T.L.O 〜 産学連携における国際化拠点の構築に向けて 〜 , 早稲田大学, Oct. 2007.
  5. "How is specifically multicore programming different from traditional parallel computing? (Panel Discussion)", The 20th International Workshop on Languages and Compilers for Parallel Computing (LCPC2007), Univ. Illinois at Urbana-Champaign, Oct 11. 2007.
  6. " A Multi-core Parallelizing Compiler for Low-Power High-Performance Computing ", Colloquium Electrical and Computer Engineering, Computer and Information Technology Institute, Computer Science, and Dean of Engineering, Duncan Hall, Rice University, Hosted by Prof. Vivek Sarkar, Monday, Oct 8, 2007
  7. 「マルチコア・イノベーション」, 早稲田大学125周年・理工学部100周年記念シンポジウム “イノベーティブ情報・電子・光技術”, 早稲田大学, Sep. 2007.
  8. 「最先端の組み込みマルチコア用コンパイラ技術」, DAシンポジウム2007　− システムLSI設計技術とDA −, 浜松, Aug. 2007.

・研究会

  1. 宮本孝道, 田村圭, 田野裕秋, 見神広紀, 浅香沙織, 間瀬正啓, 木村啓二, 笠原博徳, "マルチコアプロセッサ上でのマルチメディア処理の並列化", 情報処理学会研究会報告2007-ARC-175-15(デザインガイア2007), Nov. 2007.
  2. 鹿野裕明, 伊藤雅樹, 戸高貴司, 津野田賢伸, 兒玉征之, 小野内雅文, 内山邦男, 小高俊彦, 亀井達也, 永濱　衛, 草桶　学, 新田祐介, 和田康孝, 木村啓二, 笠原博徳, "54倍速AACエンコードを実現するヘテロジニアスマルチコアアーキテクチャの検討", 社団法人 電子情報通信学会, 信学技報, ICD2007-71, Vol. 107, No. 195, pp.11-16, Aug. 2007.
  3. 和田康孝, 林明宏, 伊能健人, 白子準, 中野啓史, 鹿野裕明, 木村啓二, 笠原博徳, "ヘテロジニアスマルチコア上での階層的粗粒度タスクスタティックスケジューリング手法", 情報処理学会研究会報告2007-ARC-174-17(SWoPP2007), Aug. 2007. 
  4. 林明宏, 伊能健人, 中川亮, 松本繁, 山田海斗, 押山直人, 白子準, 和田康孝, 中野啓史, 鹿野裕明, 木村啓二, 笠原博徳, "ヘテロジニアスマルチコア上でのコンパイラによる低消費電力制御", 情報処理学会研究会報告2007-ARC-174-18(SWoPP2007), Aug. 2007. 
  5. 間瀬正啓, 馬場大介, 長山晴美, 田野裕秋, 益浦健,  宮本孝道, 白子準, 中野啓史, 木村啓二, 亀井達也, 服部俊洋, 長谷川淳, 佐藤真琴, 伊藤雅樹, 内山 邦男, 小高俊彦, 笠原博徳, "情報家電用マルチコアSMP実行モードにおけるマルチグレイン並列処理", 情報処理学会研究会報告2007-ARC-173-05（第165回 計算機アーキテクチャ研究会）, May. 2007. 
  6. 早瀬　清, 吉田　裕, 亀井達也, 芝原真一, 西井　修, 服部俊洋, 長谷川　淳, 高田雅士, 入江直彦, 内山邦男, 小高俊彦, 高田　究, 木村啓二, 笠原博徳, "独立に周波数制御可能な 4320MIPS、SMP/AMP対応 4プロセッサLSIの開発", 情報処理学会研究会報告2007-ARC-173-06（第165回 計算機アーキテクチャ研究会）, May. 2007

・シンポジウム

  1. 間瀬正啓, 馬場大介, 長山晴美, 田野裕秋, 益浦健, 宮本孝道, 白子準, 中野啓史, 木村啓二, 笠原博徳, "情報家電用マルチコアSMP実行モードにおける 制約付きCプログラムのマルチグレイン並列化", 組込みシステムシンポジウム2007, Oct. 2007. (査読付き)
  2. 間瀬正啓, "情報家電用マルチコアのための自動並列化コンパイラ技術", STARCシンポジウム2007, Sep. 2007. (査読なし)

・ポスター発表

  1. "並列化コンパイラ協調型マルチコア技術 簡単に使える高性能・低消費電力・高付加価値マルチコアプロセッサ", 第５回Technology Link in W.T.L.O 〜 産学連携における国際化拠点の構築に向けて 〜 , Oct. 2007
  2. M. Mase, D. Baba, H. Nagayama, H. Tano, T. Masuura, T. Miyamoto, J. Shirako, H. Nakano, K. Kimura, H. Kasahara
  3. , "Multigrain Parallelization of Restricted C Programs on SMP Servers and Low Power Multicores", The 20th International Workshop on Languages and Compilers for Parallel Computing (LCPC2007), Oct. 2007. 
  4. Hiroaki Shikano, Jun Shirako, Yasutaka Wada, Keiji Kimura, Hironori Kasahara, "Power-Aware Compiler Controllable Heterogeneous Chip Multiprocessor", The Sixteenth International Conference on Parallel Architectures and Compilation Techniques (PACT 2007), Brasov, Romania, Sep. 2007.

・掲載記事

  1. 日経エレクトロニクス, No.969 (2008.1.14号） 「高性能デジタル　微細化の進展で新たな問題が顕在化　消費電力や特性 バラつきに立ち向かう」, Jan. 14. 2008
  2. 早稲田大学広報誌 CAMPUS NOW, Vol. 173 「情報家電の開発期間短縮が可能なマルチコア技術を開発」, Jul. 06. 2007.
  3. EE Times Japan Eメールニュースレター　（no.98） 「マルチコア向け並列化コンパイラ技術、早大や日立、ルネサスが開発」, Jun. 13. 2007.
  4. 文部科学省　次世代スーパーコンピュータ概念設計評価作業部会 次世代スーパーコンピュータ概念設計評価報告書, Jun. 12. 2007. 
  5. NEDO 電子・情報技術開発部　電子・情報技術ロードマップ 委員会報告, May. 31. 2007.
  6. RENESAS Edge Vol.17 pp.01-03 「特集　組込みマイコンの最先端　ルネサスのマルチコアテクノロジ　第1部　 ルネサスのマルチコアテクノロジ　消費電力削減にも効果のある独自のマルチコア技術で 次世代情報家電が求める高性能化のニーズに応える」, Apr. 01. 2007.
  7. RENESAS Edge Vol.17 pp.04 「技術解説　SH-4Aマルチコア　SMPとAMP、どちらのマルチコアにも対応可能　 消費電力を抑えるライトスリープモードを搭載」, Apr. 01. 2007.
  8. ひたち　2007春号　pp.13-15 「特集　日立の頭脳「中央研究所」の研究　中研R&D 2 情報環境のステージを開く　情報端末の進化を牽引する・・・マイクロプロセッサ　内山邦男氏｣, Apr. 01. 2007.

・新聞掲載

  1. 日刊工業新聞 「情報家電向けマルチコアLSI　低消費電力技術を開発　早大・日立・ルネサス」, Feb. 04. 2008
  2. 電波新聞 「早大、日立、ルネサス　低消費電力技術（マルチコアLSI向け）開発」, Feb. 04. 2008
  3. 電気新聞 「情報家電向け　LSI消費電力低減技術を開発　早大、日立など」, Feb. 04. 2008
  4. 日経産業新聞 「消費電力8割以上削減　デジタル家電向けLSI　ルネサスなど　年内にもサンプル出荷」, Feb. 04. 2008
  5. 化学工業日報 「複数コアLSI　消費電力を削減　日立など　コンパイラ協議で」, Feb. 05. 2008


・TV放映

  1. TBS BSi　グローバルナビ 「早稲田大学、創立125周年　変わる大学経営 」, Jul. 28. 2007. 

・Webニュース等

  1. asahi.com "Cover Story: IT warming", Mar. 05. 2008.
  2. Japan Edition Semiconductor International 「マルチコアLSIの低消費電力化技術」, Mar. 2008
  3. SGI e-News No.94 「早稲田大学笠原研究室に導入されたミッドレンジサーバ「Altix 450」研究開発への取り組みやその目的を紹介」, Feb. 27. 2008.
  4. Semiconductor Japan Net 「早大ら，マルチコアLSIの低消費電力化技術を開発（08/2/7）」, Feb. 07. 2008.
  5. The Unix Guardian "Rock and Tukwila Are the Stars of ISSCC This Week ", Feb. 07. 2008.


・プレス発表

  1. 早稲田大学プレスリリース 「情報家電向けマルチコアLSIの低消費電力化技術を開発 − 自動並列化コンパイラとの協調による8個のCPUコアの独立電源遮断と同期技術 −」, Feb. 04. 2008.
  2. 日立製作所プレスリリース 「情報家電向けマルチコアLSIの低消費電力化技術を開発　 自動並列化コンパイラとの協調による8個のCPUコアの独立電源遮断と同期技術」, Feb. 04. 2008.
  3. ルネサステクノロジプレスリリース 「情報家電向けマルチコアLSIの低消費電力化技術を開発 − 自動並列化コンパイラとの協調による8個のCPUコアの独立電源遮断と同期技術 −」, Feb. 04. 2008.
  4. 日本SGIプレスリリース  「マルチコア用プロセッサの並列コンパイラの研究へ　日本SGI が早稲田大学・笠原研究室にミッドレンジサーバ「Altix 450」を納入　省スペース・省電力のデスクサイド型高性能コンピュータでソフト開発を期間短縮」, Dec. 25. 2007.
  5. 早稲田大学プレスリリース 「マルチコア用プロセッサの並列コンパイラの研究へ 理工学術院 笠原研究室に日本SGIがミッドレンジサーバ「Altix 450」を納入 〜省スペース・省電力のデスクサイド型 高性能コンピュータでソフト開発を期間短縮〜 」, Dec. 25. 2007
  6. 早稲田大学プレスリリース 「情報家電の開発期間短縮が可能なマルチコア技術を開発 −4コア型システムLSI、並列化コンパイラ、マルチコアAPIを開発し 3.4倍の速度向上を自動並列化で実現−」, May. 31. 2007.
  7. 日立製作所プレスリリース 「情報家電の開発期間短縮が可能なマルチコア技術を開発　4コア型システムLSI、 並列化コンパイラ、マルチコアAPIを開発し3.4倍の速度向上を自動並列化で実現」, May. 31. 2007.
  8. ルネサステクノロジプレスリリース 「情報家電の開発期間短縮が可能なマルチコア技術を開発　− 4コア型システムLSI,並列化コンパイラ, マルチコアAPIを開発し 3.4倍の速度向上を自動並列化で実現 − 」, May. 31. 2007.

・ 公開特許

  1. 第4082706号 (2008.02.22登録), "マルチプロセッサシステム及びマルチグレイン並列化コンパイラ" （国内特許取得）
  2. 特開2007-328415 (2007.12.20公開), "ヘテロジニアス・マルチプロセッサシステムの制御方法及びマルチグレイン並列化コンパイラ" （国内公開）
  3. 特開2007-328416 (2007.12.20公開), "ヘテロジニアスマルチプロセッサ向けグローバルコンパイラ" （国内公開）
  4. 特開2007-305148 (2007.11.22公開), "マルチプロセッサシステム" （国内公開）

・ 受託研究

  1. 経産省NEDOより「リアルタイム情報家電用マルチコア技術の研究開発」の受入（笠原博徳）
  2. 経産省NEDOより「情報家電用ヘテロジニアス・マルチコア技術の研究開発」の受入（笠原博徳）
  3. 他に、企業よりの委託研究有り