アドバンストチップマルチプロセッサ研究所 Advanced Chip Multiprocessor Research Institute 研究所ホームページ ≪  　2004  　2005  　2006  　2007  　2008  　≫  　 ≪２００５年度活動報告≫ 本研究所では、最先端の学（大学院生、教員）のコンパイラ技術と、産（企 業トップ研究者）の半導体技術との融合による、低消費電力高性能プロセッサ の研究開発および人材育成を行っている。 日立製作所と本学の包括連携の一環としておこなっている経産省NEDO大学発事業創出実用化研究開発「先進ヘテロジニアス・マルチプロセッサ」プロジェクトにおけるヘテロジニアスマルチプロセッサアーキテクチャと アーキテクチャシミュレーション技術、及びヘテロジニアススケジューリングを含むコンパイラ技術の研究開発を日立製作所よりの客員教授・研究員の皆様と行った。 　また、経産省NEDO「リアルタイム情報家電用マルチコア」プロジェクトを立ち上げ、日立,ルネサス,富士通,東芝,松下,ＮＥＣの参加各社から客員教員、研究員として参加して下さっている委員の皆様と共に情報家電用標準的マルチコアメモリアーキテクチャ及びマルチコア用APIにおけるメモリ管理、DMA利用のためのAPIの策定、及び並列化コンパイラ技術の研究開発を行った。 　 ・論文 Jun Shirako, Naoto Oshiyama, Yasutaka Wada, Hiroaki Shikano, Keiji Kimura, Hironori Kasahara, "Parallelizing Compilation Scheme for Reduction of Power Consumption of Chip Multiprocessors", Proc. of 12th Workshop on Compilers for Parallel Computers　(CPC 2006), Jan. 2006.  笠原博徳, 木村啓二, "1.マルチコア化するマイクロプロセッサ", 情報処理 「特集　マルチコアにおけるソフトウェア」, Vol.47, No.1, pp.10-16, Jan. 2006. 木村啓二, 笠原博徳, "2.マルチコアにおけるプログラミング", 情報処理 「特集　マルチコアにおけるソフトウェア」, Vol.47, No.1, pp.17-23, Jan. 2006. Jun Shirako, Naoto Oshiyama, Yasutaka Wada, Hiroaki Shikano, Keiji Kimura, Hironori Kasahara, "Compiler Control Power Saving Scheme for Multi Core Processors", Proc. of The 18th International Workshop on Languages and Compilers for Parallel Computing (LCPC2005), Oct. 2005.  Kazuhisa Ishizaka,Takamichi Miyamoto, Jun Shirako, Motoki Obata, Keiji Kimura, Hironori Kasahara, "Performance of OSCAR Multigrain Parallelizing Compiler on SMP Servers", Lecture Notes in Computer Science , Vol. 3602, pp.319, 2005. Motoki Obata, Jun Shirako, Hiroki Kaminaga, Kazuhisa Ishizaka, Hironori Kasahara, "Hierarchical Parallelism Control for Multigrain Parallel Processing", Lecture Notes in Computer Science, Springer, Vol. 2481, pp.31-44, 2005 小高 剛, 中野 啓史, 木村 啓二, 笠原　博徳, "チップマルチプロセッサ上でのMPEG2エンコードの並列処理", 情報処理学会論文誌, Vol. 46, No. 9, pp.2311-2325, Sep. 2005. ・ 招待講演 「並列化コンパイラ協調型低消費電力・高実効性能マルチコアプロセッサの動向」, 情報処理学会　第158回 計算機アーキテクチャ研究会（SHINING 2006）, 東京, Jan. 2006. 「コンピュータ分野のロードマップ」, NEDO 電子・情報技術ロードマップ成果報告会, May., 2005 「組み込みマルチコア用コンパイラ技術」, アーム株式会社 ARMセミナー2005, 東京, Jun. 2005 「最先端の高性能コンピュータ」, 文部科学省　科学技術振興調整費　新興分野人材養成プログラム　「ナノ・IT・バイオ知財経営戦略スキルアッププログラム」　特別講座「先端技術と知的財産�@ナノ・IT編」, 東京, May. 2005. ・研究会  宮本孝道, 中川正洋, 浅野尚一郎, 内藤陽介, 仁藤拓実, 中野啓史,木村啓二, 笠原博徳, "マルチコアプロセッサ上での粗粒度タスク並列処理におけるデータ転送オーバラップ方式", 第159回計算機アーキテクチャ・第105回ハイパフォーマンスコンピューティング合同研究発表会(HOKKE-2006), Feb. 2006.  笠原 博徳, "並列化コンパイラ協調型低消費電力・高実効性能マルチコアプロセッサの動向", 情報処理学会　第158回 計算機アーキテクチャ研究会（SHINING 2006）, Jan. 2006. 鹿野裕明, 鈴木裕貴, 和田康孝, 白子準, 木村啓二, 笠原博徳, "MP3エンコーダを用いたヘテロジニアスチップマルチプロセッサの性能評価", 情報処理学会　第158回 計算機アーキテクチャ研究会（SHINING 2006）, Jan. 2006. (TLO扱い) 和田康孝, 押山直人, 鈴木裕貴, 内藤陽介, 白子準, 中野啓史,鹿野裕明,木村啓二, 笠原博徳, "ヘテロジニアスチップマルチプロセッサにおける粗粒度タスクスタティックスケジューリング手法", 情報処理学会　第158回 計算機アーキテクチャ研究会（SHINING 2006）, Jan. 2006.  中野啓文, 浅野尚一郎, 内藤陽介, 仁藤拓実, 田川友博, 宮本孝道, 小高剛, 木村啓二, 笠原博徳, "マルチコアプロセッサ上でのデータローカライゼーション", 情報処理学会研究会報告2005-ARC-165-10, pp.51-56, Dec. 2005. 白子 準, 押山 直人, 和田 康孝, 鹿野 裕明, 木村 啓二, 笠原博徳, "ホモジニアスマルチコアにおけるコンパイラ制御低消費電力化手法", 情報処理学会研究会報告2005-ARC-164-10, pp.55-60, Aug. 2005. ・シンポジウム 笠原 博徳, 木村 啓二, 中野 啓史, 白子 準, 宮本 孝道, 和田 康孝, "並列化コンパイラ協調型チップマルチプロセッサ技術", STARCシンポジウム2005, Sep. 2005. (査読なし) ・新聞掲載 読売新聞 夕刊 「スパコンの速度はどこまで上がる？」ほっとサイエンス　なっとく科学, Jan. 28. 2006. ・掲載記事 「学術・研究分野の現場　オピニオンリーダーの持論を知る」， PC-Webzine, Vol.165, pp.100, 平成17年11月1日 「２．並列化コンパイラとマルチコアプロセッサで世界を席巻する」, 「研究室から語る最先端研究　躍動する早稲田大学の研究活動」, 中央公論社　pp.28-37 第一章　科学技術の最前線に迫る　, 平成17年9月10日 「面と向かって人と話せる！これこそ東京ならではの大きな強み」, 「変革する大学シリーズ」早稲田大学理工学部2006-2007年度版, 日経BPムック, pp. 39 Part 1. だから、理工　知と人の集積・ワセダ理工５つの強み, 平成17年12月28日 ・Web掲載 よくわかる！技術解説「電子・情報技術分野　アドバンスト並列化コンパイラ関連プロジェクト　コンピュータ性能をひきだすコンパイラ」 , NEDO, 2005 平成17年6月30日, NEDO, 「半導体アプリケーションチッププロジェクト（情報家電用半導体アプリケーションチップ技術開発）」の委託予定先及び助成金交付先を決定〜情報家電機器の高機能化・低消費電力化に向けて〜」 平成17年7月5日, ALL WASEDA.COM, ｢【研究成果】NEDO技術開発機構の委託予定先・助成金交付先に採択「リアルタイム情報家電用マルチコア技術の研究開発」早稲田大学・日立製作所・ルネサステクノロジ（プロジェクトリーダー/笠原博徳教授・ＣＳ）」 ・ 受託研究 経産省NEDOより「先進ヘテロジニアス・マルチプロセッサ技術研究開発事業」の受入（笠原博徳） 経産省NEDOより「リアルタイム情報家電用マルチコア技術の研究開発」の受入（笠原博徳） 他に、企業よりの委託研究有り

このページのトップに戻る